74LVC16374ADGG是NXP公司的一款D型正反器產(chǎn)品，74LVC16374ADGG是16位邊沿觸發(fā)D型觸發(fā)器；5 V容壓（三態(tài)），本站介紹了74LVC16374ADGG的封裝應(yīng)用圖解、特點(diǎn)和優(yōu)點(diǎn)、功能等，并給出了與74LVC16374ADGG相關(guān)的NXP元器件型號(hào)供參考。
74LVC16374ADGG - 16位邊沿觸發(fā)D型觸發(fā)器；5 V容壓（三態(tài)） - D型正反器 - 正反器 - 恩智浦, LLC
74LVC16374A和74LVCH16374A是16位邊沿觸發(fā)式觸發(fā)器，具有用于每個(gè)觸發(fā)器總線保持（僅74LVCH16374A）的獨(dú)立D類輸入以及用于總線應(yīng)用的三態(tài)輸出。它由八個(gè)正沿觸發(fā)式觸發(fā)器的兩部分組成。每個(gè)八路器件都具有一個(gè)時(shí)鐘輸入（nCP）和一個(gè)輸出使能（nOE）。
觸發(fā)器會(huì)存儲(chǔ)它們各自的D輸入狀態(tài)，滿足時(shí)鐘（CP）從低到高轉(zhuǎn)換的建立和保持時(shí)間要求。
引腳nOE為低電平時(shí)，觸發(fā)器的內(nèi)容在輸出處可用。引腳nOE為高電平時(shí)，輸出會(huì)進(jìn)入高阻抗關(guān)斷狀態(tài)。輸入nOE的操作不會(huì)影響觸發(fā)器的狀態(tài)。
輸入可從3.3 V器件或5 V器件驅(qū)動(dòng)。禁用時(shí)，輸出上最多可施加5.5 V的電壓。這些特性允許在3.3 V和5 V混合電壓應(yīng)用中使用這些器件。
總線保持?jǐn)?shù)據(jù)輸入無需用外部上拉電阻來保持閑置輸入。
- 與5 V邏輯器件連接的5 V容壓輸入/輸出
- 1.2 V至3.6 V的寬電源電壓范圍
- CMOS低功耗
- MULTIBYTE直通標(biāo)準(zhǔn)引腳排列架構(gòu)
- 用于最大程度減少噪聲和接地反彈的多個(gè)低電感電源引腳
- 直接與TTL電平連接
- 所有數(shù)據(jù)輸入具有總線保持（僅針對(duì)74LVCH16374A）
- 高阻抗輸出（VCC = 0 V時(shí)）
- 符合JEDEC標(biāo)準(zhǔn)：
- JESD8-7A（1.65 V至1.95 V）
- JESD8-5A（2.3 V至2.7 V）
- JESD8-C/JESD36（2.7 V至3.6 V）
- ESD保護(hù)：
- HBM JESD22-A114F超過2000 V
- MM JESD22-A115-B超過200 V
- CDM JESD22-C101E超過1000 V
- 指定溫度范圍為-40 °C至+85 °C和-40 °C至+125 °C
